USB 3.2设备控制器，基本上可以处理每10GBps的2个车道。USB 3.2设备控制器是一个高度可配置的IP，并实现了USB 3.2设备的功能，可以与第三方USB3.2PHY的接口配对。USB3.2设备控制器IP是USB3.0系列IP的一部分。设备控制器IP采用基于USB3.2规范的高性能DMA引擎。设备控制器核心经过精心的分区，支持标准的电源管理方案，其中包括广泛的时钟门控和多个电源孔，实现移动和手持应用所需的高效节能.
该控制器具有一个非常简单的应用接口，能够适应标准的片上总线接口，如AXI、AHB、OCP以及其他标准的片外互连，使其很容易集成在广泛的应用中。该控制器还具有专用的PHYC型连接器接口，用于识别C型特定特征，如电缆定位、基于配置数据通道的ID功能等.
符合USB 3.2规范版本1.0
实现Phy逻辑/链接/协议层。
支持高效的低功率管理
可配置的系统时钟频率
支持同时进行的多个IN传输。
实现PTM。
支持批量流。
可配置的管道接口：8、16、32位。
灵活的用户应用程序逻辑，其中包括可选的支持EP0处理器的处理控制传输
可选的专有DMA控制器。
可选的支持
支持类型2标题缓冲区
支持SCD/LBPM LFPS消息
用于内部寄存器访问的简单寄存器接口。
支持有关核心特性的各种硬件和软件的可配置性。
支持数据、视频和交换机
优势
支持超高速USB 3.2Gen1Gbps5Gbps，USB3.2Gen210Gbps，USB3.2Gen2x2G0Gx220Gbps，支持高速480 Mbps和全速12 Mbps
USB 3.2外设的多车道操作
向后兼容所有现有的USB产品
优化的设备控制器IP，旨在实现功率提升
支持PIPE和UTMI+ PHY接口
建筑特点可降低能耗
应用领域
扫描仪
数码相机
可移动媒体驱动器
大容量存储设备
显示和对接应用程序
云计算
汽车应用
消费者应用程序
交付件
可配置的RTL代码
基于高密度DL的测试台和行为模型
测试用例
协议检查器、总线监视器和性能监视器
可配置的合成壳
设计指南
验证指南
合成指南
用于预磁带输出验证的FPGA平台
参考固件
